FPGA-基于I2C协议的EEPROM驱动控制 开启FPGA的学习之路,记录笔记,方便回顾记忆 文章目录 FPGA-基于I2C协议的EEPROM驱动控制 一、I2C协议 二、I2C物理层 三、I2C协议层 1、I2C单字节写操作 2、 I2C页写操作 3、 I2C随机读操作 4、 I2C顺序
FPGA-Vivado实现计数器功能,从电路仿真到verilog代码实现 通过画电路图来实现计数器的仿真,再通过电路图来理解实现verilog代码的编写,实现从硬件到代码再到仿真的流程,加强了对fpga的理解、开发流程。首先实现项目的电路图并进行仿真、然后知道了电路图,就可以使用verilog写代码去描述硬件,同时在写verilog时要明确大框架电路的输入输出,以及其中可能会用到的小框架电路
C++:链表-理论基础 链表的理论基础:单链表、双链表、循环链表、链表的存储方式、链表定义及其初始、链表的删除节点、添加节点操作、链表与数组的性能差异 文章目录 C++:链表-理论基础 链表类型 单链表 双链表 循环链表 链表存储方式 链表的定义及初始化 链表的操作
FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取 本章节记录Xilinx ZYNQ PS端实现SD卡txt文件的数据读取。踩坑记录,本章节主要内容参考原子哥板子:xilinx zynq 7010 文章目录 FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取 一、开发板引脚配置 二、PS端导入FATFS文件系统所需xilffs库
C++:Leetcode-链表-24两两交换链表中的节点 链表联系题,加强虚拟头节点运用,加强节点交换后指针指向也随之改变的理解 文章目录 C++:Leetcode-链表-24两两交换链表中的节点 题目 一、思路分析 二、代码 总结 题目 给你一个链表,两两交换其中相邻的节点,并返回交换后链表的头节点。你必须在不修改
FPGA-结合协议时序实现UART收发器(六):仿真模块SIM_uart_drive_TB 仿真模块SIM_uart_drive_TB,仿真实现。vivado联合modelsim进行仿真。 一、SIM_uart_drive_TB仿真代码 `timescale 1ns / 1ns //时间单位/时间精度 // // Company: // Engineer: // //
FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势 本章节主要参考书籍《_Xilinx Zynq-7000 嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法 (何宾,张艳辉编著)_》本章节主要讲述FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势,学习笔记记录zynq系列芯片的优势 文章目录 FPGA-ZYNQ-7000 So
FPGA-AMBA协议、APB协议、AHB协议、AXI4协议规范概述 笔记记录,AMBA协议、APB协议、AHB规范、AXI4协议规范概述,只是概述描述,具体详细的协议地址传输、数据传输等内容将在下一章节详细说明。 文章目录 FPGA-AMBA协议、APB协议、AHB协议、AXI4协议规范概述 一、AMBA规范 二、AMBA APB规范 三、AMBA AHB规范 四、
FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取 本章节记录Xilinx ZYNQ PS端实现SD卡txt文件的数据读取。踩坑记录,本章节主要内容参考原子哥板子:xilinx zynq 7010 一、开发板引脚配置 xilinx zynq 7010使用的sd卡的引脚,通过手册可知,SD引脚为MIO40-45,card detect MIO47,所以采用SD 0,如下图:
FPGA-结合协议时序实现UART收发器(五):串口顶层模块UART_TOP、例化PLL、UART_FIFO、uart_drive 串口顶层模块UART_TOP、例化PLL、UART_FIFO、uart_drive,功能实现。 一、功能实现 对照代码,串口发送模块UART_TOP实现功能包括: PLL锁相环,实现稳定系统输入时钟功能 UART_FIFO,数据先进先出,实现数据缓存
积分
粉丝
勋章
TA还没有专栏噢
第三方账号登入
看不清?点击更换
第三方账号登入
QQ 微博 微信